什么是制造过程？
这就是芯片市场，一个芯片制造工艺的具体价值是手机性能的关键指标。制造工艺的每一次改进都带来了性能的增强和功耗的降低，而每一款旗舰手机的发布往往都离不开芯片性能的突破。
骁龙835采用更先进的10nm工艺。集成了超过30亿个晶体管，其尺寸比骁龙820小35%，整体功耗降低40%，但性能提升27%。
深度上，这几十纳米是怎么算出来的？先说芯片的单位晶体管。
由于摩尔定律的预测，数亿个晶体管已经集成在比拇指还小的芯片中。在苹果A10融合芯片上，采用了台积电16nm的制造工艺，集成了约33亿个晶体管。电流从源极流向漏极，栅极相当于栅极，主要负责控制两端源极和漏极的通断。电流会有损耗，网格的宽度决定了电流通过时的损耗，也就是手机常见的发热和耗电。宽度越窄，功耗越低。栅极的最小宽度(栅极长度)是XX纳米工艺中的值。
对于芯片厂商来说，主要还是要不断升级技术，争取栅极宽度越窄越好。但当宽度接近20nm时，栅极控制电流的能力急剧下降，就会出现“漏电流”的问题。为了在CPU上集成更多的晶体管，二氧化硅绝缘层会变薄，容易导致漏电流。
一方面，漏电流会直接增加芯片的功耗，给晶体管带来额外的热量；另一方面，电流泄漏导致电路错误和模糊信号。为了解决信号模糊的问题，芯片不得不提高核心电压，增加功耗，陷入死循环。
所以如果不能降低泄漏率，CPU的整体性能和功耗控制都会非常不理想。这一时期台积电的产能跟不上的原因是在使用更高的工艺时遇到了泄漏问题。
还有一个问题，10nm工艺芯片量产也遇到。
当晶体管的尺寸缩小到一定程度(业界认为小于10nm)时，就会发生量子效应。此时晶体管的特性将难以控制，芯片的生产难度将成倍增加。骁龙835出货时间延迟，X30遥遥无期的主要原因可能是为了克服良品率的困难。
此外，骁龙835采用10nm的制程工艺，设计制造成本比14nm的制程提高了近50%。大厂商投入10nm芯片量产是必经之路。
目前，三星已经尝试在目前的工艺路线图中加入8nm和6nm工艺技术，而台积电则继续提供16nm FinFET技术的芯片，同时预计在今年提供7nm工艺的芯片样片。