南北桥发展历史
南桥芯片负责PCI总线、USB、LAN、ATA、SATA、音频控制器、键盘控制器、实时时钟控制器、高级电源管理等I/O总线之间的通信。北桥负责CPU与内存、显卡的数据交换，南桥负责CPU与PCI总线、外部设备的数据交换。英特尔的加速中枢架构(AHA)最早出现在其著名的集成芯片组I 865433中。在i810芯片组中，英特尔一改经典的南北桥架构，采用了全新的加速中心架构。加速中心架构由GMCH(图形& amp；内存控制器Hub(图形/内存控制中心)，相当于传统南桥芯片的ICH(I/O控制器Hub)，新加入的FWH(固件Hub，相当于传统架构中的BIOS ROM)。
在这种新的加速中心架构中，两个芯片不是通过PCI总线连接，而是通过一条专用总线连接，可以提供两倍于PCI总线的带宽。这样包括PCI总线在内的每一个设备都可以直接与CPU通信，Intel 810芯片组中的内存控制器和图形控制器也可以使用8-8 bit 133 MHz“2×mode”总线，使得数据带宽达到266MB/s，其后续的i8xx芯片组也大多采用这种架构。
这个体系其实和南北桥架构差别不大。它主要是将PCI控制部分从北桥分离出来(北桥变成了GMCH)，ICH负责PCI等以前由南桥负责的功能。ICH还采用加速中心架构，在显卡和内存与集成AC'97控制器、IDE控制器、双USB端口和PCI附加卡之间建立直接连接。由于英特尔中心架构提供每秒266 MB的PCI带宽，越来越多的信息可以在I/O控制器和内存控制器之间传输。再加上仲裁规则的优化，系统可以同时运行更多的线程，从而实现更明显的性能提升。GMCH和ICH之间的传输速率达到8位133MHz DDR(相当于266MHz和266MB/s)，大大提高了PCI总线、USB总线和IDE通道与系统内存和处理器之间的带宽。
当然，由于两个hub之间只有一个通道，一次只能有一个设备传输数据，包括PCI总线上的设备，PCI总线上设备的最大数据传输速率仍然是133MB/s/s，所以从某种程度上来说，Intel目前的解决方案并不完美。因此，英特尔也在寻找新的解决方案，这就是3G IO(第三代输入/输出)技术。3GIO，也称为Arahahoe和串行PCI技术，是英特尔开发的未来技术。VIA在计算机子系统和I/O外围设备之间提供高带宽和高速连接，并且还引入了具有类似效率的V-Link技术。这项技术通过Apollo Pro266首次出现在其DDR芯片组中。建筑上，Pro266依然沿袭传统的南北桥结构，由VT8633北桥和VT8233南桥组成。但与之前的架构不同，VIA在南北桥的通信上摒弃了传统的PCI总线，使用了自己的V-Link加速中心架构。在V-Link架构中，PCI总线成为南桥的下游，成为与IDE通道、AC'97 Link、USB、I/O的平等连接。
V-Link总线仍然是PCI风格的32位总线，但其工作频率从33MHz提高到了66MHz，因此南北桥之间的带宽提高到了266MHz，与传统PCI总线133MHz的带宽相比，可以说增加了一倍。以前PCI总线的大部分带宽都被IDE设备占用，南北桥之间的通信速度无法保证，一定程度上影响了系统的性能，尤其是IDE传输任务繁重的时候。V-Link技术将南北桥之间的通信从繁忙的PCI总线中分离出来，有效保证了芯片组内部快速完整的信息传递，有助于提高系统性能。在未来的发展规划中，威盛打算将V-Link的频率进一步提高到133MHz，使其带宽在原有基础上翻倍，达到533MHz。
除了上述的带宽增强技术，威盛还设计了最新一代的架构标准——HDI(高带宽差分互连技术)。HDIT结构为广大系统OEM厂商提供了一个高性价比、灵活的芯片基线设计平台。在当今主流的桌面和移动PC设计中，HDI允许一些先进的技术规范和标准，如DDR 266内存接口、AGP 4×、533MB/s V-Link总线与高度集成的HDI南桥芯片相结合。在需要极大灵活性的工作站和服务器设计中，通过设置HDIT的工作模式，可以使HDIT北桥芯片中的内存接口和AGP端口配置达到最佳效果，使内存数据带宽提高一倍甚至四倍，最大带宽可达4.2 GB/s，硅系统的多线程I/O Link(简称MuTIOL)架构最早出现在其SiS635芯片组中。虽然硅系列将其视为单芯片结构，但SiS635内部仍有“南北”之分。在SiS630s及之前的单片机中，还使用PCI总线作为南北连接的数据通道，并且为了解决带宽问题，在硅系统中引入了多线程I/O Link架构。从它的架构图可以看出，多线程I/O Link负责八个设备的数据传输，分别是:PCI总线(上面所有设备都是多线程I/O Link的一个设备)、第一IDE通道、第二IDE通道、第一USB通道、第二USB通道、AC'97音频、V.90软调制解调器、媒体访问控制器(MAC)。具体设计上，多线程I/O Link实际上是8个独立的数据管道，每个管道的工作频率为33.3MHz，数据传输的位宽为32位。这样的管道相当于一条32位PCI总线133MB/s的带宽，8条管道加起来就是1.2GB/s，这也是带宽能超过65438的原因。相比Intel和VIA的Link channel，总带宽有明显的提升，但是还不如Link channel的每条流水线266MB/s，也就是说每台设备的最大传输速率还是限制在133MB/s，其他设备除了IDE都是低速设备，133MB/s的独占带宽对他们来说意义不大。
然而，分立通道设计也有其缺点。PCI总线和Hub Link或V-Link通道一次只允许一个设备传输数据的原因是因为只有一条线路，并且用于传输的频率是固定的。如果使用单独的通道，这个问题可以很好地解决。虽然在DMA的内存端，一次只能服务一个设备，但服务结束后无需等待总线清零就可以立即服务下一个设备，而其他设备(一个或多个)的数据请求可以发送到内存控制端而不干扰当前设备的工作(相信这八个设备会有队列寄存器对任务进行排序)，数据传输结束后可以立即执行下一个任务。从这个角度来看，多线程I/O链接的设计有利于多任务操作。在如何连接南北桥芯片，让IDE磁盘功能充分发挥的问题上，AMD也开发了一种可以适用于各种高速芯片组的传输接口。这是LDT(闪电数据传输)，2006年2月更名为HyperTransport，5438+0。HyperTransport技术是AMD在今年4月份率先公布的，得到了包括英伟达、阿里在内的众多著名厂商的支持。该技术旨在提高各种IC芯片(包括PC、PDA等诸多方面)的数据传输速率。目前其带宽已经达到12.8GB/s，传输速度是现有PCI技术的96倍以上。
HyperTransport由两条点对点单向数据传输路径组成(一条用于输入，一条用于输出)。两条单向传输路径的数据带宽可以根据数据大小灵活变化，最低为2位，可调整为4位、8位、16位、32位。HyperTransport运行的时钟频率为400MHz，但它使用了与DDR相同的双时钟频率触发技术，因此在400MHz的额定频率下，数据传输速率可以达到800MB/s。但HyperTransport的另一大特点是，当数据宽度不是32位(4字节)时，同样可以达到32位(4字节)批量传输数据的效果。比如16bit的数据分两批传输，当使用8 bits的数据时，分四批传输。这种分包数据传输的方法给了HyperTransport更多的灵活性，最少4字节，最多64字节。大大提高了数据的快速传输，改善了系统的数据处理性能。
HyperTransport不仅可以在芯片之间高速传输数据，还具有“基于包”、“两个单向数据流和点对点数据连接”、“弹性数据带宽”等特点。使用HyperTransport总线可以改善系统数据传输的瓶颈，为系统设计者制造更高效的系统设备提供依据，真正加快整个系统的运行效率。
HyperTransport技术在芯片组上的首次应用出现在NVIDIA的首款系统芯片组nForce上。NForce芯片组由北桥集成图形处理器(IGP)和南桥媒体和通信处理器(MCP)组成。对于NVIDIA的nForce芯片组系统，HyperTransport总线用于连接MCP、IGP和CPU。在南北桥之间，nForce通过一条同步的8位高速数据总线，在不增加更多管脚的情况下，获得IGP和MCP之间800MB/s的巨大数据带宽。虽然在数值上低于硅系统的多线程I/O Link架构，但由于HyperTransport具有两个单向数据流的技术特点，其带宽增益也相当显著，相信至少在两三年内可以满足外设的需求。